МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
«УЖГОРОДСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ»
ІНЖЕНЕРНО-ТЕХНІЧНИЙ ФАКУЛЬТЕТ
КАФЕДРА КОМП'ЮТЕРНИХ СИСТЕМ ТА МЕРЕЖ

ЗВІТ

до лабораторної роботи №1
З дисципліни «Програмування систем на кристалі»

Виконав студент 4-го курсу
з спеціальності 123
«Комп'ютерна інженерія»
Башуцький Владислав Олегович

м. Ужгород – 2026 р.

Лабораторна робота №1

Налаштування системи тактування (Clocks) та обробники переривань (ISR) у PSoC 4

Мета: ознайомитися з тактуванням та обробникою переривань (ISR) для мікроконтролерів PSoC 4, використовуючи засоби інтегрованого середовища PSoC® Creator™, а також підключати й використовувати логічний аналізатор Saleae Logic для апаратної верифікації розробленого проєкту

Завдання 1. Розрахувати всі необхідні дільники (IMO → BUS CLK → Clock_1) і значення Period регістру Timer_1.

Порівняти розрахункові значення з реальними значеннями, яке показує PSoC Creator (округлення дільників).

Виміряти на Saleae Logic реальний період і тривалість ISR, звести всі три числа (розрахунок / IDE actual / виміряне) в одну таблицю.




Рисунок 1 – Вибір потрібних компонентів

Варіант	IMO, МГц	Бажаний BUS CLK	Тік Timer (Clock_1)	Період переривання Timer_1	CyDelay в main()
6	24	3 МГц	1 МГц (1 мкс)	5 мс	8 мс

Системна шина BUS_CLK формується шляхом ділення частоти основного генератора IMO на ціле число:

$$divider_bus = round\left(\frac{IMO}{BUS_CLK_{desired}}\right) = round\left(\frac{24\text{МГц}}{3\text{МГц}}\right) = 8$$

Фактична частота системної шини становить:

$$BUS_CLK_{actual} = \frac{IMO}{divider_bus} = \frac{24\text{МГц}}{8} = 3.000\text{МГц}$$

Розрахунок дільника компонента Clock_1:

$$divider_x = round\left(\frac{BUS_CLK_{actual}}{Clock_1_{desired}}\right) = round\left(\frac{3\text{МГц}}{1\text{МГц}}\right) = 3$$

Фактична частота та період тіка Clock_1 становлять:

$$Clock_1_{actual} = \frac{BUS_CLK_{actual}}{divider_x} = \frac{3\text{МГц}}{3} = 1\text{ МГц}$$

$$T_{tick} = \frac{1}{Clock_1_{actual}} = \frac{1}{1\text{МГц}} = 1\text{ мкс}$$

Щоб таймер генерував переривання з заданим періодом $T_{int} = 5$ мс, необхідно розрахувати кількість тіків лічильника:

$$Period = \frac{T_{int}}{T_{tick}} = \frac{5\text{мс}}{1\text{мкс}} = \frac{5000\text{мкс}}{1\text{мкс}} = 5000\text{ тіків}$$




Рисунок 2 – Вікно конфігурації генератора Clock_1
для налаштування частоти та дільників.




Рисунок 3 – Вікно налаштування апаратного таймера Timer_1

Type	Name	Domain	Desired Frequency	Nominal Frequency	Accuracy (%)	Tolerance (%)	Divider	Start on Reset	
System	DigSig2	N/A	? MHz	? MHz	±0	–	0	☐	
System	DigSig3	N/A	? MHz	? MHz	±0	–	0	☐	
System	DigSig4	N/A	? MHz	? MHz	±0	–	0	☐	
System	Timer0 (WDT0)	N/A	? MHz	? MHz	±0	–	32	☐	LFClk
System	Timer1 (WDT1)	N/A	? MHz	? MHz	±0	–	32	☐	LFClk
System	Timer2 (WDT2)	N/A	? MHz	? MHz	±0	–	32768	☐	LFClk
System	ILO	N/A	32 kHz	32 kHz	±60	–	0	☑	
System	LFClk	N/A	? MHz	32 kHz	±60	–	0	☑	ILO
System	HFClk	N/A	24 MHz	24 MHz	±2	–	1	☑	Direct_Sel
System	IMO	N/A	24 MHz	24 MHz	±2	–	0	☑	
System	SysClk	N/A	? MHz	24 MHz	±2	–	1	☑	HFClk
System	Direct_Sel	N/A	24 MHz	24 MHz	±2	–	0	☑	IMO
System	PLL0_Sel	N/A	24 MHz	24 MHz	±2	–	0	☑	IMO
System	PLL1_Sel	N/A	24 MHz	24 MHz	±2	–	0	☑	IMO
System	DPLL_Sel	N/A	24 MHz	24 MHz	±2	–	0	☑	IMO
Design-wide	BUS_CLK	N/A	3 MHz	3 MHz	±2	–	8	☑	HFClk
Local	Clock_1	FF	1 MHz	1 MHz	±2	–	3	☑	BUS_CLK

Рисунок 4 – Вкладка ресурсів Clocks у Design Wide Resources, що відображає дерево тактування мікроконтролера та частоту шини

Лістинг:

```
 *
 * Copyright YOUR COMPANY, THE YEAR
 * All Rights Reserved
 * UNPUBLISHED, LICENSED SOFTWARE.
 *
 * CONFIDENTIAL AND PROPRIETARY INFORMATION
 * WHICH IS THE PROPERTY OF your company.
 *
 * ========================================
*/
#include "project.h"

#define TIMER_PERIOD_TICKS   (5000u)   /* поточна схема: Clock_1 =
1 кГц (тік = 1 мс) → 1000 тіків = 1 с */

volatile uint32_t isr_count = 0u;

CY_ISR(Timer_ISR_Handler)
{
    Pin_ISR_Write((uint8)(!Pin_ISR_Read()));

    isr_count++;
```

```
    Timer_1_ClearInterrupt(Timer_1_INTR_MASK_TC);    /* обов'язково
— інакше ISR більше не спрацює */
}

int main(void)
{
    CyGlobalIntEnable;
    Clock_1_Start();
    Timer_1_Start();                                 /* ініціалізує
апаратуру (Init виконується один раз) */
    Timer_1_WritePeriod(TIMER_PERIOD_TICKS);         /* явно, а не
покладатись на значення з Customizer */
    Timer_1_SetInterruptMode(Timer_1_INTR_MASK_TC); /* явно
вмикаємо переривання по TC */
    isr_Timer_StartEx(Timer_ISR_Handler);            /* реєструємо
обробник і вмикаємо NVIC — останнім */

    for (;;)
    {
        Pin_Main_Write(1u);
        CyDelay(8);         /* "повільний" основний цикл — канал 1
аналізатора */
        Pin_Main_Write(0u);
        CyDelay(8);
    }
}
```




Рисунок 5 – Загальна осцилограма сигналів у Saleae Logic, що демонструє паралельну роботу основного циклу та переривань таймера.



Рисунок 6 – Вимірювання часових параметрів сигналу Pin_Main у програмі Saleae Logic.




Рисунок 7 – Апаратна верифікація періоду переривання таймера

Завдання 2. Налаштувати ще одне переривання, від фізичної кнопки P0.7. Обробник переривання повинен вмикати/вимикати світлодіод по натиску на кнопку.




Рисунок 8 – Модифікована схема проєкту із додаванням компонента вхідного піна Button та переривання isr_Button.




Рисунок 9 – Вікно конфігурації вхідного піна кнопки з активованим тригером по спадному фронт

Лістинг:

```
#include "project.h"

#define TIMER_PERIOD_TICKS (5000u)

volatile uint32_t isr_timer_count = 0u;


CY_ISR(Timer_ISR_Handler)
{
    Pin_ISR_Write((uint8)(!Pin_ISR_Read()));

    isr_timer_count++;
```

```
    Timer_1_ClearInterrupt(Timer_1_INTR_MASK_TC);
}


CY_ISR(Button_Main_Handler)
{

    uint8 current_state = Pin_Main_Read();
    Pin_Main_Write((uint8)(!current_state));

    Button_ClearInterrupt();
}

int main(void)
{
    CyGlobalIntEnable;

    Clock_1_Start();
    Timer_1_Start();
    Timer_1_WritePeriod(TIMER_PERIOD_TICKS);
    Timer_1_SetInterruptMode(Timer_1_INTR_MASK_TC);


    isr_Timer_StartEx(Timer_ISR_Handler);
    isr_Button_StartEx(Button_Main_Handler);

//    for(;;)
//    {
//        Pin_Main_Write(1u);
//        CyDelay(800);
//        Pin_Main_Write(0u);
//        CyDelay(800);
//    }
}
```

Висновки : під час виконання лабораторної роботи було засвоєно як відбувається налаштування тактування та обробників переривань. Згідно з варіантом розраховано дільники для шини BUS_CLK (3 МГц) та таймера Clock_1 (1 МГц), а також період таймера (5000 тіків для 5 мс). За допомогою логічного аналізатора Saleae Logic підтверджено, що реальний період таймера становить 5 мс, що збігається з розрахунками. Також доведено незалежність основного циклу від переривань та налаштовано додаткове зовнішнє переривання від кнопки на піні P0.7 для керування станом світлодіода.